對半導(dǎo)體相關(guān)業(yè)者來說，各式先進(jìn)工藝的演進(jìn)向來是左右技術(shù)與市場發(fā)展的關(guān)鍵。不過，隨著工藝發(fā)展，也有迥然不同的作法可望問世，進(jìn)而帶來通盤改變，而3DIC便是其中之一。
對半導(dǎo)體業(yè)者而言，只要能兼顧高效能、低成本與小尺寸的特性，通常便能在這一領(lǐng)域攻城略地、站穩(wěn)腳跟。而在過去的作法中，則多以工藝演進(jìn)最為關(guān)鍵，隨著工藝持續(xù)演進(jìn)，便能提供更具效能、更便宜與更快問世的產(chǎn)品。
而在消費電子(CE)產(chǎn)品持續(xù)被期待能提供更多樣功能的同時，也被要求能做得更小、更輕和更便宜。因此，半導(dǎo)體產(chǎn)業(yè)的重大挑戰(zhàn)之一，即是如何找出整合設(shè)計的最佳解決方案，同時能滿足現(xiàn)有或未來各種應(yīng)用所需。正因為電子產(chǎn)品已從單一應(yīng)用功能發(fā)展為多樣化的應(yīng)用功能，為了在有限的尺寸中裝入更多的功能，整合性的系統(tǒng)單芯片(SystemonChip,SoC)就成了過去幾年中致力發(fā)展的解決方案。
技術(shù)持續(xù)演進(jìn)芯片整合方式紛呈
然而，目前SoC的發(fā)展也遇到了瓶頸，例如模擬與數(shù)字等不同生產(chǎn)技術(shù)的功能，不易通過SoC工藝整合在一起；又或者若要將這些功能勉強(qiáng)整合在一起來生產(chǎn)SoC，將會產(chǎn)生成本太高的問題。另外，SoC的問世時間，也同樣是一大挑戰(zhàn)。尤其該種技術(shù)先天上適合量大且生命周期長的應(yīng)用，因此問世時間一向較長，也成設(shè)計快速汰換產(chǎn)品的致命傷。
因此，為了解決上述的兩難問題，業(yè)界進(jìn)而催生了稱為系統(tǒng)級封裝(SysteminPackage,SiP)的解決方案。SiP能將不同的元件通過封裝技術(shù)整合在一起，為最終產(chǎn)品提供小而功能多樣的解決方案。但不幸的是，當(dāng)封裝需求變得更復(fù)雜時，現(xiàn)有的SiP技術(shù)也遭遇到運行速度、功耗和尺寸等設(shè)計上的瓶頸。
為了讓微型化的路能繼續(xù)走下去，今日的封裝技術(shù)已走向三維的設(shè)計方式。三維的設(shè)計技術(shù)雖有助于提升如閃存(FlashMemory)的應(yīng)用效率，但其周邊互連界面能力的好壞卻又會是另一個限制因素，同時其成本也相當(dāng)高。此外，采用三維封裝雖能將各種芯片整合在一起，但因芯片與芯片之間的連結(jié)線路過長，進(jìn)而會產(chǎn)生運算速度慢、高熱和時序一致性等議題。
|
